00001 #ifndef _CFG_COCONUT_H_
00002 #define _CFG_COCONUT_H_
00003
00004
00005
00006
00007
00008
00009
00010
00011
00012
00013
00014
00015
00016
00017
00018
00019
00020
00021
00022
00023
00024
00025
00026
00027
00028
00029
00030
00031
00032
00033
00034
00035
00036
00037
00038
00039
00040
00041
00042
00043
00044
00045
00046
00047
00048
00049
00050
00051
00052
00053
00054
00055
00062
00063
00064
00067
00068
00069
00070 #define COCO_LED0_PORT PORTB
00071 #define COCO_LED0_DDR DDRB
00072 #define COCO_LED0_BIT 4
00073
00074 #define COCO_LED1_PORT PORTB
00075 #define COCO_LED1_DDR DDRB
00076 #define COCO_LED1_BIT 6
00077
00078
00079
00080
00081 #define COCO_HSO0_PORT PORTE
00082 #define COCO_HSO0_DDR DDRE
00083 #define COCO_HSO0_BIT 2
00084
00085 #define COCO_HSI0_PORT PORTE
00086 #define COCO_HSI0_DDR DDRE
00087 #define COCO_HSI0_BIT 6
00088
00089 #define COCO_HSO1_PORT PORTD
00090 #define COCO_HSO1_DDR DDRD
00091 #define COCO_HSO1_BIT 4
00092
00093 #define COCO_HSI1_PORT PORTE
00094 #define COCO_HSI1_DDR DDRE
00095 #define COCO_HSI1_BIT 7
00096
00097 #define COCO_HS0_SIGNAL sig_INTERRUPT6
00098 #define COCO_HS1_SIGNAL sig_INTERRUPT7
00099
00100
00101
00102
00103 #define ENUT_RST0_PORT PORTB
00104 #define ENUT_RST0_DDR DDRB
00105 #define ENUT_RST0_BIT 0
00106
00107 #define ENUT_RST1_PORT PORTB
00108 #define ENUT_RST1_DDR DDRB
00109 #define ENUT_RST1_BIT 1
00110
00111 #define ENUT_RST2_PORT PORTB
00112 #define ENUT_RST2_DDR DDRB
00113 #define ENUT_RST2_BIT 2
00114
00115
00116
00117
00118
00119
00120 #define ENUT_LED0_PORT PORTB
00121 #define ENUT_LED0_DDR DDRB
00122 #define ENUT_LED0_BIT 4
00123
00124 #define ENUT_LED1_PORT PORTB
00125 #define ENUT_LED1_DDR DDRB
00126 #define ENUT_LED1_BIT 6
00127
00128 #define ENUT_LEDL_PORT PORTE
00129 #define ENUT_LEDL_DDR DDRE
00130 #define ENUT_LEDL_BIT 4
00131
00132 #define ENUT_LEDA_PORT PORTE
00133 #define ENUT_LEDA_DDR DDRE
00134 #define ENUT_LEDA_BIT 6
00135
00136
00137
00138
00139 #define ENUT_SOUT_PORT PORTD
00140 #define ENUT_SOUT_DDR DDRD
00141 #define ENUT_SOUT_BIT 6
00142
00143 #define ENUT_SIN_PORT PORTD
00144 #define ENUT_SIN_DDR DDRD
00145 #define ENUT_SIN_BIT 7
00146
00147 #define ENUT_SCLK_PORT PORTD
00148 #define ENUT_SCLK_DDR DDRD
00149 #define ENUT_SCLK_BIT 5
00150
00151 #define ENUT_LDI_PORT PORTB
00152 #define ENUT_LDI_DDR DDRB
00153 #define ENUT_LDI_BIT 7
00154
00155 #define ENUT_LDO_PORT PORTB
00156 #define ENUT_LDO_DDR DDRB
00157 #define ENUT_LDO_BIT 5
00158
00159
00160
00161
00162
00163 #define ENUT_HSO0_PORT PORTE
00164 #define ENUT_HSO0_DDR DDRE
00165 #define ENUT_HSO0_BIT 2
00166
00167 #define ENUT_HSI0_PORT PORTE
00168 #define ENUT_HSI0_DDR DDRE
00169 #define ENUT_HSI0_BIT 3
00170
00171 #define ENUT_HSO1_PORT PORTD
00172 #define ENUT_HSO1_DDR DDRD
00173 #define ENUT_HSO1_BIT 4
00174
00175 #define ENUT_HSI1_PORT PORTE
00176 #define ENUT_HSI1_DDR DDRE
00177 #define ENUT_HSI1_BIT 7
00178
00179 #define ENUT_HS1_SIGNAL sig_INTERRUPT7
00180
00183 #endif